ITMO Notebook

Билет 4

время чтения ~1 мин.

question-4

Вопрос 4

Базовые элементы вычислительной техники: ячейки, регистры, шины, вентили, тактовые генераторы, логические схемы, триггеры, регистры, счетчики, сумматоры

Элементы хранения информации

  • Ячейка памяти Минимальный адресуемый элемент запоминающего устройства. Состоит из элементов, способных находиться в двух устойчивых состояниях (0 или 1). Физически реализуется либо как SRAM (статическая память, 6 транзисторов, быстрая, не требует регенерации — используется в кэшах), либо как DRAM (динамическая, 1 транзистор + 1 конденсатор, требует постоянной регенерации заряда — используется в ОЗУ).

  • Триггер Электронное устройство, способное длительно находиться в одном из двух устойчивых состояний. Это базовая единица памяти (хранит 1 бит). Основные виды:

    • RS-триггер: имеет входы Set (установка 1) и Reset (сброс в 0). Одновременная подача единиц на оба входа — запрещенное состояние.
    • D-триггер (Data): запоминает состояние входа D по синхроимпульсу (защелка).
    • T-триггер (Toggle): меняет свое состояние на противоположное при каждом входном импульсе. Используется для деления частоты.

    Подробнее можно прочитать тут - RS- и D-Триггеры

  • Регистр Блок внутри процессора, состоящий из набора триггеров (обычно 8, 16 или 32). Предназначен для сверхбыстрого временного хранения данных, адресов или промежуточных результатов вычислений.

Комбинационные и вычислительные элементы

  • Логические схемы Устройства, реализующие базовые логические операции: И (AND), ИЛИ (OR), НЕ (NOT), Исключающее ИЛИ (XOR). Из них строятся все остальные вычислительные блоки.

  • Сумматор Электронная схема, выполняющая сложение двоичных кодов. Полный сумматор имеет три входа (два бита слагаемых и перенос из младшего разряда) и два выхода (сумма и перенос в старший разряд). Многоразрядные сумматоры являются основой АЛУ.

  • Счетчик Устройство на базе последовательно соединенных T-триггеров, подсчитывающее количество поступивших на вход импульсов. Главный параметр — модуль счета (максимальное число, после которого счетчик обнуляется).

Элементы связи и управления

  • Шина Набор параллельных проводов для передачи данных, адресов или управляющих сигналов между устройствами ЭВМ. Позволяет передавать сразу целое машинное слово. Для экономии проводов часто применяется мультиплексирование (передача адреса и данных по одним проводам в разные такты).

  • Вентиль Переключатель, работающий по принципу крана: стоит между регистром и шиной и инициирует передачу значения регистра. Имеет информационный вход и управляющий вход. Если на управляющем входе 1, данные проходят на шину; если 0 — проход закрыт.

  • Тактовый генератор Устройство, генерирующее непрерывную последовательность прямоугольных электрических импульсов заданной частоты. Задает ритм работы всей ЭВМ и синхронизирует передачу информации между блоками.

Ссылка на оригинал

question-22

Вопрос 22

Микропрограммное управление вентильными схемами. Схема управления. Интерпретатор БЭВМ

Микропрограммное управление вентильными схемами

В каждом такте из Памяти Микрокоманд (ПМК) в Регистр Микрокоманд (РМК / MR) загружается 40-битное слово, точнее микрокоманда. Старший (39-й) бит определяет, какие вентили откроются.

Схема управления (логика ветвлений)

Тут от Вас хотят услышать объяснение представленного ниже слайда. Ниже расписано это, но на деле Вам главное суметь перерисовать схему и дать краткие пояснения

mcu_control_logic.png

В УМК есть поле выбора бита (8 бит), которое заставляет коммутатор выдать один конкретный бит состояния процессора. Этот бит поступает на схему сравнения при помощи AND между байтом из коммутатора и байтом “местоположения” из микрокоманды.

Если биты совпадают (из поля сравнения и тот, что в регистре), схема сравнения выдает 1 (используется NOT XOR). Этот сигнал открывает вентиль, пропускающий адрес перехода (ADDR) в Счётчик Микрокоманд и осуществляется прыжок по микрокоду.

Если биты не совпали (или это ОМК), адрес перехода блокируется. Специальный инвертор (схема ИЛИ-НЕ) замечает, что адрес не поступил, и просто прибавляет +1 к текущему значению СчМК.

Интерпретатор БЭВМ

Интерпретатор — это зашитая в ПМК микропрограмма. Она занимает 256 ячеек памяти, в которых находятся микрокоманды, и состоит из логических блоков (циклов), которые обрабатывают машинные команды шаг за шагом.

Циклы интерпретатора:

  1. Цикл выборки команды (IF): достать КОП (код операции) из RAM.
  2. Цикл выборки адреса (AF): вычисление адреса.
  3. Цикл выборки операнда (OF): достать операнд из RAM.
  4. Циклы исполнения (EX): выполнение команды
  5. Цикл прерывания (INT): проверить готовность ВУ и прерваться, если разрешено.
Ссылка на оригинал

Обратные ссылки