ITMO Notebook

Вопрос 38

Properties3
ticket9
themeio-interfaces
authorSergey

2 min read

Контроллер передачи асинхронного последовательного интерфейса

Назначение и состав

Аппаратная реализация регистров: D- и RS-триггеры

Буферный регистр A1 и Сдвиговый регистр построены на базе D-триггеров. Они вдвигают и сохраняют биты строго в моменты поступления синхроимпульсов (тактов ТГ) на вход C. Регистр состояния A2 — это RS-триггер, меняющий состояние по сигналам Set и Reset. Подробнее: RS- и D-Триггеры.

Контроллер предназначен для передачи данных процессора по одной линии связи без использования синхроимпульсов. Данные оборачиваются в асинхронный кадр (добавляются стартовый и стоповые биты).

В состав контроллера входят:

  • Буферный регистр А1 и триггер состояния А2 — стандартный интерфейс связи с процессором.
  • Сдвиговый регистр — увеличенной длины (вмещает 8 бит данных + 1 стартовый 0 + 2 стоповых 1).
  • Тактовый генератор (ТГ) и Делитель на 16 — обеспечивают нужную частоту сдвига.
  • Счётчик по модулю 10 — отсчитывает количество переданных бит кадра.

Алгоритм работы (передача)

  1. Инициализация: Когда контроллер свободен, регистр А2 = 0. На линии «Данные» удерживается логическая 1 (режим простоя). Делитель на 16 и счётчик по модулю 10 сброшены.
  2. Загрузка данных: Процессор записывает передаваемый байт в регистр A1 и подает команду “Вывод”. Логика управления устанавливает A2 = 1 (контроллер занят).
  3. Формирование кадра: Байт из A1 параллельно переписывается в Сдвиговый регистр. Аппаратно к нему приклеиваются стартовый бит (0 в нулевой разряд) и стоповые биты (1 в старшие разряды).
  4. Передача битов: Снимается блокировка с делителя частоты. ТГ начинает работу. Каждые 16 тактов ТГ делитель выдаёт импульс сдвига. Сдвиговый регистр выталкивает биты в линию «Данные», начиная со стартового.
  5. Завершение: С каждым сдвигом Счётчик по модулю 10 увеличивается. Как только он отсчитает 10 битов (весь кадр отправлен), он выдаёт сигнал, который сбрасывает регистр А2 обратно в 0. Процессор понимает, что передача завершена, и может писать следующий байт. Рис. 1: Контроллер передачи асинхронного последовательного интерфейса